## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-168270

(43) Date of publication of application: 22.06.2001

(51)Int.Cl.

H01L 25/065 H01L 25/07 H01L 25/18

(21)Application number: 11-351822

(71)Applicant:

ROHM CO LTD

(22)Date of filing:

10.12.1999

(72)Inventor:


**MURAMOTO ATSUSHI** 

## (54) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To dispense with a lead wire required for a connection between a second semiconductor integrated circuit device as the master chip and a board on which the second semiconductor integrated circuit device is mounted in a semiconductor device of integral structure formed through a chip-on-chip system to turn the semiconductor device of integral structure formed through a chip-on-chip system to a chip-sized package CSP and to compactly mount the chip-sized package.

SOLUTION: A first semiconductor integrated circuit device of small size or a slave chip is mounted at the center of a board, the slave chip and a second semiconductor integrated circuit device of large size or a master chip are arranged so as to be laminated, an electrical connection between the slave chip and master chip and another electrical connection between the master chip and the board are made direct with bumps or through the intermediary of an anisotropic conductive film.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-168270 (P2001-168270A)

(43)公開日 平成13年6月22日(2001.6.22)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

H01L 25/065 25/07

25/07 25/18 H01L 25/08

В

審査請求 未請求 請求項の数6 OL (全 9 頁)

(21)出願番号

特願平11-351822

(71)出願人 000116024

ローム株式会社

(22)出顧日

平成11年12月10日(1999.12.10)

京都府京都市右京区西院灣崎町21番地

(72)発明者 村本 淳

京都市右京区西院溝崎町21番地 ローム株

式会社内

(74)代理人 100083231


弁理士 紋田 誠 (外1名)

## (54) 【発明の名称】 半導体装置及びその製造方法

## (57)【要約】

【課題】 チップオンチップ方式による一体化構成の半導体装置において、親チップである第2の半導体集積回路装置とこれを搭載する基板との間のリードワイヤーを不要とし、チップオンチップ方式による一体化構成の半導体装置をチップ・サイズド・パッケージCSP可能とし、より小さく実装すること。

【解決手段】 基板上の中央部に寸法の小さい第1の半導体集積回路装置すなわち子チップを載置し、この子チップと寸法の大きい第2の半導体集積回路装置すなわち親チップを積層するよう配置し、子チップと親チップ間及び親チップと基板との電気的接続を、バンプにより直接に、或いは異方性導電膜を介在して行う。



## 【特許請求の範囲】

【請求項1】 一面側に接続用電極が設けられた基板 と、

この基板の接続用電極が設けられた面であって該接続用 電極の存在しない部分に配置され、この基板と接する面 の他面側に接続用電極が形成された第1の半導体集積回 路装置と、

一面側に、前記基板の接続用電極及び前記第1の半導体 集積回路装置の接続用電極に対向するように接続用電極 が設けられた第2の半導体集積回路装置と、

を備え、一体化構成されたことを特徴とする半導体装 置。

【請求項2】 一面側に接続用電極が設けられ、他面側 に外部接続用電極が設けられた基板と、

この基板の接続用電極が設けられた面であって該接続用 電極の存在しない部分に配置され、この基板と接する面 の他面側に接続用電極が形成された第1の半導体集積回 路装置と、

一面側に、前記基板の接続用電極及び前記第1の半導体 集積回路装置の接続用電極に対向するように接続用電極 20 が設けられた第2の半導体集積回路装置と、

前記基板の接続用電極と、この基板の接続用電極と対向 する前記第2の半導体集積回路装置の接続用電極との間 に介在するように設けられた異方性導電膜と、

を備え、一体化構成されたことを特徴とする半導体装 置。

【請求項3】 一面側に接続用電極が設けられ、他面側 に外部接続用電極が設けられた基板と、

この基板の接続用電極が設けられた面であって該接続用 電極の存在しない部分に配置され、この基板と接する面 30 の他面側に接続用電極が形成された第1の半導体集積回 路装置と、

一面側に、前記基板の接続用電極及び前記第1の半導体 集積回路装置の接続用電極に対向するように接続用電極 が設けられた第2の半導体集積回路装置と、

前記基板の接続用電極及び第1の半導体集積回路装置の 接続用電極と、この基板の接続用電極及び前記第1の半 導体集積回路装置の接続用電極と対向する前記第2の半 導体集積回路装置の接続用電極との間に介在するように それぞれ設けられた異方性導電膜と、

を備え、一体化構成されたことを特徴とする半導体装

【請求項4】 一面側に接続用電極が設けられ、他面側 に外部接続用電極が設けられた基板の前記一面側の前記 接続用電極の存在しない部分に、前記基板と接する面の 他面側に接続用電極が形成された第1の半導体集積回路 装置を配置するとともに、前記基板の接続用電極上に異 方性導電膜を配置する第1工程と、

一面側に、前記基板の接続用電極及び前記第1の半導体 集積回路装置の接続用電極に対向するように接続用電極 50

が設けられた第2の半導体集積回路装置を、前記異方性 導電膜及び前記第1の半導体集積回路装置を配置した基 板と対向させる第2工程と、

前記第1の半導体集積回路装置の接続用電極とこれと対 向する前記第2の半導体集積回路装置の接続用電極とを 電気的に接続するとともに、前記基板の接続用電極とこ れと対向する前記第2の半導体集積回路装置の接続用電 極とを前記異方性導電膜を介して電気的に接続する第3 工程と、

10 を含むことを特徴とする半導体装置の製造方法。

【請求項5】 一面側に接続用電極が設けられ、他面側 に外部接続用電極が設けられた基板の前記一面側の前記 接続用電極の存在しない部分に、前記基板と接する面の 他面側に接続用電極が形成された第1の半導体集積回路 装置を配置するとともに、前記基板の接続用電極上に第 1の異方性導電膜を配置し、前記第1の半導体集積回路 装置の接続用電極上に第2の異方性導電膜を配置する第 1工程と、

一面側に、前記基板の接続用電極及び前記第1の半導体 集積回路装置の接続用電極に対向するように接続用電極 が設けられた第2の半導体集積回路装置を、前記第1の 異方性導電膜、前記第2の異方性導電膜及び前記第1の 半導体集積回路装置を配置した基板と対向させる第2工 程と、

前記第1の半導体集積回路装置の接続用電極とこれと対 向する前記第2の半導体集積回路装置の接続用電極とを 前記第2の異方性導電膜を介して電気的に接続するとと もに、前記基板の接続用電極とこれと対向する前記第2 の半導体集積回路装置の接続用電極とを前記第2の異方 性導電膜を介して電気的に接続する第3工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項6】 一面側に接続用電極が設けられ、他面側 に外部接続用電極が設けられた基板の接続用電極上に異 方性導電膜を配置する第1工程と、

一面側に接続用電極が形成された第1の半導体集積回路 装置の接続用電極と、一面側に、前記基板の接続用電極 及び前記第1の半導体集積回路装置の接続用電極に対向 するように接続用電極が設けられた第2の半導体集積回 路装置の前記第1の半導体集積回路装置の接続用電極に 対向するように設けられた接続用電極とを、接合する第 2工程と、

前記他面側に外部接続用電極が設けられた前記基板と、 前記第1の半導体集積回路装置が接合された前記第2の 半導体集積回路装置とを前記異方性導電膜を挟んで対向 させる第3工程と、

前記基板の接続用電極とこれと対向する前記第2の半導 体集積回路装置の接続用電極とを前記異方性導電膜を介 して電気的に接続する第4工程と、

を含むことを特徴とする半導体装置の製造方法。 【発明の詳細な説明】

4Ω

3

### [0001]

【発明の属する技術分野】本発明は、第1の半導体集積 回路装置すなわち子チップと第2の半導体集積回路装置 すなわち親チップを組み合わせて一体化構成とした半導 体装置及びその製造方法に関する。

### [0002]

【従来の技術】従来、半導体集積回路の高集積度化に伴って、特性の異なる2種類の半導体集積回路装置、例えばバイポーラチップとCMOSチップ、アナログ系チップとディジタル系チップ、カスタムチップとスタンダー 10 ドチップなど、を小さい空間に実装する手段として第1 の半導体集積回路装置を第2の半導体集積回路装置の上に搭載するチップオンチップ方式の半導体装置が実用されている。

【0003】図5は、従来のチップオンチップ方式で実装された半導体装置の構造を示す図である。同図において、第1の半導体集積回路装置510には配線パッド511が形成され、この配線パッド511に突起電極、すなわちバンプ512が形成されている。第2の半導体集積回路装置520には、第1の半導体集積回路装置51 200の配線パッド511に対向するように、配線パッド521が形成され、この配線パッド521に突起電極、すなわちバンプ522が形成されている。

【0004】第1の半導体集積回路装置510と第2の 半導体集積回路装置520との間は、対向するバンプ5 12とバンプ522で電気的に所要の接続が行われてい る。

【0005】このように第1の半導体集積回路装置51 0と接続された第2の半導体集積回路装置520が、基 板530に載置される。そして、第2の半導体集積回路 30 装置520の周辺部に形成されている電極523と基板 530の周辺部に形成されている電極531とがワイヤ ーボンディングされたリードワイヤーWで接続され、ま た、基板530の裏面側から、外部接続用半田バンプB が導出される。

【0006】そして、樹脂によりモールドして、最終的にパッケージし、第1の半導体集積回路装置を第2の半導体集積回路装置の上に搭載し、一体化構成したチップオンチップ方式の半導体装置50が形成されている。

【0007】このように、第2の半導体集積回路装置で 40 ある親チップ520の上に第1の半導体集積回路装置で ある子チップ510が搭載され一体化されており、比較 的小さい空間に実装することができる。

#### [0008]

【発明が解決しようとする課題】しかし、この従来のチップオンチップ方式による一体化構成の半導体装置50では、寸法の小さい子チップ510が搭載された親チップ520が、基板530に載置される。そして、親チップ520から基板530への接続は、親チップ520の周辺部に形成されている電極523から基板530の周50

辺部に形成されている電極531へ、ワイヤーボンディングされたリードワイヤーWで行われている。

【0009】このために、リードワイヤーWの分だけ基板530寸法が親チップ520の寸法より大きくなり、チップオンチップ方式による一体化構成の半導体装置50がその分だけ大きな寸法となってしまうという問題があった。

【0010】そこで、本発明は、チップオンチップ方式による一体化構成の半導体装置において、親チップである第2の半導体集積回路装置とこれを搭載する基板との間のリードワイヤーを不要とし、チップオンチップ方式による一体化構成の半導体装置をチップ・サイズド・パッケージCSP可能とし、より小さく実装することを目的とする。

#### [0011]

【課題を解決するための手段】請求項1の半導体装置は、一面側に接続用電極が設けられた基板と、この基板の接続用電極が設けられた面であって該接続用電極の存在しない部分に配置され、この基板と接する面の他面側に接続用電極が形成された第1の半導体集積回路装置と、一面側に、前記基板の接続用電極及び前記第1の半導体集積回路装置の接続用電極に対向するように接続用電極が設けられた第2の半導体集積回路装置と、を備え、一体化構成されたことを特徴とする。

【0012】請求項1記載の半導体装置に依れば、基板上の例えば中央部に寸法の小さい第1の半導体集積回路装置すなわち子チップを載置し、この子チップと寸法の大きい第2の半導体集積回路装置すなわち親チップを積層するよう配置し、子チップと親チップ間及び親チップと基板との電気的接続を接続用電極を用いて行う。

【0013】これにより、親チップである第2の半導体 集積回路装置とこれを搭載する基板との間のリードワイ ヤーが不要となり、基板の寸法を小さくすることができ るから、チップオンチップ方式による一体化構成の半導 体装置をチップ・サイズド・パッケージCSP可能とな り、より小さく実装することができる。

【0014】請求項2の半導体装置は、一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板と、この基板の接続用電極が設けられた面であって該接続用電極の存在しない部分に配置され、この基板と接する面の他面側に接続用電極が形成された第1の半導体集積回路装置と、一面側に、前記基板の接続用電極及び前記第1の半導体集積回路装置の接続用電極に対向するように接続用電極が設けられた第2の半導体集積回路装置と、前記基板の接続用電極と、この基板の接続用電極と対向する前記第2の半導体集積回路装置の接続用電極と対向する前記第2の半導体集積回路装置の接続用電極との間に介在するように設けられた異方性導電膜と、を備え、一体化構成されたことを特徴とする。

【0015】請求項2記載の半導体装置では、請求項1 記載の半導体装置が奏する機能に加えて、子チップと親 5

チップとの電気的接続は接続用電極にて直接行い、親チップと基板との接続は異方性導電膜を介して行う。

【0016】これにより、接続用電極の形成が容易となり、また接続すべき間隔の異なる接続用電極間の接続も 簡単に行える。

【0017】請求項3の半導体装置は、一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板と、この基板の接続用電極が設けられた面であって該接続用電極の存在しない部分に配置され、この基板と接する面の他面側に接続用電極が形成された第1の半導4集積回路装置と、一面側に、前記基板の接続用電極及び前記第1の半導体集積回路装置の接続用電極と対向するように接続用電極が設けられた第2の半導体集積回路装置と、前記基板の接続用電極及び第1の半導体集積回路装置の接続用電極及び前記第1の半導体集積回路装置の接続用電極と対向する前記第2の半導体集積回路装置の接続用電極との間に介在するようにそれぞれ設けられた異方性導電膜と、を備え、一体化構成されたことを特徴とする。

【0018】請求項3記載の半導体装置に依れば、請求 20 項1記載の半導体装置が奏する機能に加えて、すべての 接続用電極間の電気的接続を異方性導電膜を介して行 う。

【0019】これにより、さらに接続用電極の形成が容易となり、また接続すべき間隔の異なる接続用電極間の接続も簡単に行える。

【0020】請求項4の半導体装置の製造方法は、一面 側に接続用電極が設けられ、他面側に外部接続用電極が 設けられた基板の前記一面側の前記接続用電極の存在し ない部分に、前記基板と接する面の他面側に接続用電極 30 が形成された第1の半導体集積回路装置を配置するとと もに、前記基板の接続用電極上に異方性導電膜を配置す る第1工程と、一面側に、前記基板の接続用電極及び前 記第1の半導体集積回路装置の接続用電極に対向するよ うに接続用電極が設けられた第2の半導体集積回路装置 を、前記異方性導電膜及び前記第1の半導体集積回路装 置を配置した基板と対向させる第2工程と、前記第1の 半導体集積回路装置の接続用電極とこれと対向する前記 第2の半導体集積回路装置の接続用電極とを電気的に接 続するとともに、前記基板の接続用電極とこれと対向す る前記第2の半導体集積回路装置の接続用電極とを前記 異方性導電膜を介して電気的に接続する第3工程とを、 含むことを特徴とする。

【0021】請求項4の半導体装置の製造方法に依れば、基板上に第1の半導体集積回路装置すなわち子チップ及び接続用の異方性導電膜を配置し、これに第2の半導体集積回路装置すなわち親チップを対向させ、子チップと親チップとを接続用電極で接続し、親チップと基板とを異方性導電膜を介して接続する。

【0022】これにより、親チップである第2の半導体 50

集積回路装置とこれを搭載する基板との間の接続が、子 チップと親チップとを接続用電極で接続するだけで、他 の親チップと基板との接続は単に圧着するだけで行われ るから、リードワイヤーを不要とした、チップ・サイズ ド・パッケージCSPの一体化構成半導体装置を簡易な

工程で形成することができる。

【0023】請求項5の半導体装置の製造方法は、一面 側に接続用電極が設けられ、他面側に外部接続用電極が 設けられた基板の前記一面側の前記接続用電極の存在し ない部分に、前記基板と接する面の他面側に接続用電極 が形成された第1の半導体集積回路装置を配置するとと もに、前記基板の接続用電極上に第1の異方性導電膜を 配置し、前記第1の半導体集積回路装置の接続用電極上 に第2の異方性導電膜を配置する第1工程と、一面側 に、前記基板の接続用電極及び前記第1の半導体集積回 路装置の接続用電極に対向するように接続用電極が設け られた第2の半導体集積回路装置を、前記第1の異方性 導電膜、前記第2の異方性導電膜及び前記第1の半導体 集積回路装置を配置した基板と対向させる第2工程と、 前記第1の半導体集積回路装置の接続用電極とこれと対 向する前記第2の半導体集積回路装置の接続用電極とを 前記第2の異方性導電膜を介して電気的に接続するとと もに、前記基板の接続用電極とこれと対向する前記第2 の半導体集積回路装置の接続用電極とを前記第2の異方 性導電膜を介して電気的に接続する第3工程とを、含む ことを特徴とする。

【0024】請求項5の半導体装置の製造方法に依れば、基板上に第1の半導体集積回路装置すなわち子チップ及び接続用の第1、第2の異方性導電膜を配置し、これに第2の半導体集積回路装置すなわち親チップを対向させ、子チップと親チップ間及び親チップと基板間とを異方性導電膜を介して接続する。

【0025】これにより、親チップ、子チップ、基板の相互接続が、単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージCSPの一体化構成半導体装置を簡易な工程で形成することができる。

【0026】請求項6の半導体装置の製造方法は、一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板の接続用電極上に異方性導電膜を配置する第1工程と、一面側に接続用電極が形成された第1の半導体集積回路装置の接続用電極と、一面側に、前記基板の接続用電極及び前記第1の半導体集積回路装置の接続用電極に対向するように接続用電極が設けられた第2の半導体集積回路装置の接続用電極に対向するように設けられた接続用電極とを、接合する第2工程と、前記他面側に外部接続用電極が設けられた前記基板と、前記第1の半導体集積回路装置が接合された前記基板と、前記第1の半導体集積回路装置が接合された前記第2の半導体集積回路装置とを前記異方性導電膜を挟んで対向させる第3工程と、前記基板

の接続用電極とこれと対向する前記第2の半導体集積回 路装置の接続用電極とを前記異方性導電膜を介して電気 的に接続する第4工程とを、含むことを特徴とする。

【0027】請求項6の半導体装置の製造方法に依れ ば、まず第1の半導体集積回路装置すなわち子チップと 第2の半導体集積装置すなわち親チップとを一体化し、 子チップを挟み込むように親チップと基板とを異方性導 電膜を介して電気的に接続する。

【0028】これにより、子チップと親チップとを接続 用電極で接続した後に、親チップと基板との接続は単に 10 圧着するだけで行われるから、リードワイヤーを不要と した、チップ・サイズド・パッケージCSPの一体化構 成半導体装置を簡易な工程で形成することができる。

## [0029]

【発明の実施の形態】以下、本発明の実施の形態につい て、図面を参照して、順次説明する。図1は、本発明の 第1の実施の形態に係る、チップオンチップ方式による 一体化構成の半導体装置10の構造を示す図である。

【0030】図1において、第1の半導体集積回路装置 110は、子チップと称されるものであり、その一面側 20 に複数の配線パッド111が設けられ、そこに接続用電 極としての突起電極すなわちバンプ112が設けられ る。

【0031】第2の半導体集積回路装置120は、親チ ップと称されるものであり、その一面側に複数の配線パ ッド121が設けられ、そこに接続用電極としての突起 電極すなわちバンプ122が設けられる。このバンプ1 22は、子チップ110のバンプ112と対向し、相互 に接続される。また、同じく一面側に複数の配線パッド 123が設けられ、そこに接続用電極としての突起電極 30 すなわちバンプ124が設けられる。このバンプ124 は、基板130と電気的に接続される。

【0032】基板130は、一面側の所定の場所(中央 部分が好ましい)に子チップ110が設けられ、同じ面 の空いている場所例えば周辺部に複数の配線パッド13 1が設けられ、そこに接続用電極としての突起電極すな わちバンプ132が設けられる。このバンプ132は、 親チップ120のバンプ124と対向し、異方性導電膜 140を介して相互に接続されている。また、基板53 0の他面側から、外部接続用半田バンプBが導出され る。

【0033】この異方性導電膜140は、接着性の樹脂 層とこの樹脂層中に散在された導電粒子から構成されて いるものであり、正方形、長方形などの矩形とされその 中央部が子チップ110の外形に合わせて空白とされた 形状とされている。そして、異方性導電膜140は親チ ップ120と基板130との間に挟まれ、バンプ124 とバンプ132とが向き合うようにして、対向させた状 態で加圧(或いは加圧および加熱)されている。したが って、親チップ120のバンプ124と基板130のバ 50 代えて、親チップ120と基板130との間の接続と同

ンプ132に挟まれた部分では、異方性導電膜140が 加圧(或いは加圧及び加熱)され、その部分の異方性導 電膜140に導電性が生じ、バンプ124とバンプ13 2とが電気的に接続されている。

【0034】このように親チップ120と基板130と の間の接続を異方性導電膜140を介して行うために、 バンプ124,132の寸法及び異方性導電膜140の 厚みなどは、子チップ110の厚みなどを考慮して決定 される。なお、バンプ124、132の寸法を子チップ 110の厚みを吸収できる程度の大き差に設定すること 等の手段により、異方性導電膜140を使用することな く、電気的に接続することも可能である。

【0035】そして、樹脂によりモールドして、最終的 にパッケージし、基板130の上に第1の半導体集積回 路装置すなわち子チップ110を載置し、さらにその子 チップ110の上に第2の半導体集積回路装置すなわち 親チップ120を搭載した、チップオンチップ方式の一 体化構成した半導体装置10が形成されている。

【0036】なお、図1では、基板130の寸法が親チ ップ120の寸法より若干大きく設定されるように示さ れているが、基板130の寸法を親チップ120の寸法 に合わせて形成することなどは、任意になし得ることは 言うまでもない。

【0037】このチップオンチップ方式の一体化構成し た半導体装置10は、基板130上の例えば中央部に寸 法の小さい第1の半導体集積回路装置すなわち子チップ 110を載置し、この子チップ110と寸法の大きい第 2の半導体集積回路装置すなわち親チップ120を積層 するように配置し、子チップ110と親チップ120間 及び親チップ120と基板130との電気的接続をバン プ112, 122, 124, 132および異方性電極1 40を用いて行っている。

【0038】これにより、親チップ120とこれを搭載 する基板130との間のリードワイヤーが不要となり、 基板の寸法を小さくすることができるから、チップオン チップ方式による一体化構成の半導体装置をチップ・サ イズド・パッケージCSP可能となり、より小さく実装 することができる。

【0039】また、子チップ110と親チップ120と の電気的接続はバンプにて直接行い、親チップ120と 基板130との接続は異方性導電膜140を介して行う から、バンプの形成が容易となり、またバンプ間の接続 も簡単に行うことができる。

【0040】図2は、本発明の第2の実施の形態に係 る、チップオンチップ方式による一体化構成の半導体装 置20の構造を示す図である。

【0041】図2において、図1の第1の実施の形態に おける半導体装置と異なる点は、子チップ110と親チ ップ120との接続を、バンプ同志直接に接続するのに 20

様に、異方性導電膜150を介して行うように構成して いる点である。その他の点は図1におけると同様であ り、対応する箇所には同じ符号を付しており、再度の説 明は省略する。

【0042】この図2の第2の実施の形態においては、 子チップ110と親チップ120との接続及び親チップ 120と基板130との間の接続をともに異方性導電膜 140、150を介して行う。けれども、それらの接続 すべき間隔は異なっているから、子チップ110と親チ ップ120との接続に関わる異方性導電膜150, バン 10 プ112及びバンプ122のそれぞれの寸法と、親チッ プ120と基板130との接続に関わる異方性導電膜1 40. バンプ124及びバンプ132のそれぞれの寸法 とは、同時に良好な接続状態が得られるように、それぞ れ設定される。

【0043】これにより、第1の実施形態におけると同 様の効果が得られるとともに、さらに各バンプの形成が 容易となり、また接続すべき間隔の異なるバンプ間の接 続も簡単に行える。

【0044】図3は、本発明の第3の実施の形態に係 り、チップオンチップ方式による一体化構成の半導体装 置10の製造方法を示す図である。

【0045】図3において、各構成部品は図1の第1の 実施の形態におけると同様であり、対応する構成部品に は同一の符号を付している。

【0046】まず、一面側に配線パッド131とその上 にバンプ132を形成し、他面側に外部用半田バンプB を形成した基板を用意する(図3(a))。

【0047】次に、この基板130の一面側のバンプ1 32の存在しない略中央部に、基板130と接する面の 30 他面側に配線パッド111とその上にバンプ112を形 成した子チップ110を配置する。この時に、子チップ 110を接着剤により、基板130の所定の場所に固定 することが望ましい(図3(b))。

【0048】次に、基板130のバンプ132上に異方 性導電膜140を配置する(図3(c))。なお、この 図3 (b) の工程と、図3 (c) の工程とは、順序が逆 でもよく、また同時に行うこともできる。

【0049】次に、一面側に、基板130のバンプ13 2及び子チップ110のバンプ112に対向するよう に、配線パッド121とその上にバンプ122および配 線パッド123とその上にバンプ124を形成した親チ ップ120を用意する。そして、親チップ120をその バンプ122およびバンプ124が、それぞれ子チップ 110のバンプ112及び異方性導電膜140を挟んで 基板130のバンプ132に対向するように配置する (図3 (d))。

【0050】次に、親チップ120を対向させた状態 で、子チップ110及び基板130に向かって接近させ 0のバンプ112とを当接させて接合する。これにより 親チップ120と子チップ110とが電気的に接続す

【0051】このとき、親チップ120のバンプ124 と基板130のバンプ132との間隔が狭まり、その間 に配置されている異方性導電膜140が加圧圧縮され、 或いは必要に応じて同時に加熱されるから、バンプ12 4とバンプ132との間は自動的に電気的に接続され る。すなわち、親チップ120と基板130とが電気的 に接続される(図3(e))。

【0052】最後に、樹脂によりモールドして、最終的 にパッケージし、チップオンチップ方式の一体化構成し た半導体装置が形成される(図示は省略)。

【0053】これにより、親チップ120とこれを搭載 する基板130との間の接続が、子チップ110と親チ ップ120とをバンプ112、122間で接続するだけ で、他の親チップ120と基板130との接続は単に圧 着するだけで行われるから、リードワイヤーを不要とし た、チップ・サイズド・パッケージCSPの一体化構成 半導体装置を簡易な工程で形成することができる。

【0054】以上の、図3に示した本発明の第3の実施 の形態の一部を改変し、子チップ110と親チップ12 0との接続をも、異方性導電膜を介して行うようにし て、図2に示したようなチップオンチップ方式による一 体化構成の半導体装置20を製造することができる。

【0055】この製造方法を第4の実施の形態として説 明する。このチップオンチップ方式による一体化構成の 半導体装置20の製造方法は、第3の実施の形態におい て、図3(c)の工程に、さらに子チップ110のバン プ112上に第2の異方性導電膜150を配置する。

【0056】次に、図3 (d) の工程で、さらに、親チ ップ120をそのバンプ122およびバンプ124が、 それぞれ異方性導電膜150を挟んで子チップ110の バンプ112及び異方性導電膜140を挟んで基板13 0のバンプ132に対向するように配置する。

【0057】次に、図3(e)の工程で、親チップ12 0を対向させた状態で、子チップ110及び基板130 に向かって接近させていく。そして、親チップ120の バンプ122と子チップ110のバンプ112とをその 間に配置されている異方性導電膜150で、同様に親チ ップ120のバンプ124と基板130のバンプ132 とをその間に配置されている異方性導電膜140で、加 圧圧縮(及び効感)により自動的に電気的に接続され る。すなわち、子チップ110と親チップ120、親チ ップ120と基板130とが電気的に接続される。

【0058】このように、基板130上に第1の半導体 集積回路装置すなわち子チップ110及び接続用の第 1. 第2の異方性導電膜を配置し、これに第2の半導体 集積回路装置すなわち親チップを対向させ、子チップと ていき、親チップ120のバンプ122と子チップ11 50 親チップ間及び親チップと基板間とを異方性導電膜を介 して接続する。

【0059】これにより、親チップ、子チップ、基板の相互接続が、単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージCSPの一体化構成半導体装置をより簡易な工程で形成することができる。

11

【0060】図4は、本発明の第5の実施の形態に係り、チップオンチップ方式による一体化構成の半導体装置10の製造方法を示す図である。

【0061】図4において、各構成部品は図1の第1の 10 実施の形態におけると同様であり、対応する構成部品には同一の符号を付している。

【0062】まず、一面側に配線パッド131とその上にバンプ132を形成し、他面側に外部用半田バンプBを形成した基板130を用意する(図4(a))。

【0063】次に、一面側に配線パッド111とその上にバンプ112が形成された子チップ110のバンプ112と、一面側に、基板130の配線パッド111とその上に形成されたバンプ112及び子チップ110のバンプ112に対向するように、配線パッド121とその上に形成されたバンプ122及び配線パッド123とその上に形成されたバンプ124が設けられた親チップ120のバンプ122とを、接合する(図4(b))。

【0064】次に、一面側に配線パッド131とその上に形成されたパンプ132が設けられ、他面側に外部接続用半田バンプBが設けられた基板130のバンプ132上に異方性導電膜140を配置する(図4(c))。なお、図4(b)の工程と図4(c)の工程の順序は、逆でもかまわない。

【0065】次に、他面側に外部接続用半田バンプBが 30 設けられた基板130のバンプ132と、子チップ11 0が接合された親チップ120のバンプ124とを異方性導電膜140を挟んで対向させる(図4(d))。

【0066】次に、この対向させた状態で、親チップ120を基板130に向かって接近させていき、親チップ120に接合されている子チップ110を基板130に当接させる。

【0067】このとき、親チップ120のバンプ124と基板130のバンプ132との間隔が狭まり、その間に配置されている異方性導電膜140が加圧圧縮され、或いは必要に応じて同時に加熱されるから、バンプ124とバンプ132との間は自動的に電気的に接続される。すなわち、親チップ120と基板130とが電気的に接続される(図4(e))。

【0068】最後に、樹脂によりモールドして、最終的にパッケージし、チップオンチップ方式の一体化構成した半導体装置が形成される(図示は省略)。

【0069】このように、まず子チップ110と親チップ120とを一体化し、子チップを挟み込むように親チップ120と基板130とを異方性導電膜140を介し 50

て電気的に接続する。

【0070】これにより、子チップ110と親チップ120とをバンプ112、122間で接続した後に、親チップ120と基板130との接続は単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージCSPの一体化構成半導体装置を簡易な工程で形成することができる。

[0071]

【発明の効果】本発明の請求項1記載の半導体装置に依れば、基板上の例えば中央部に寸法の小さい第1の半導体集積回路装置すなわち子チップを載置し、この子チップと寸法の大きい第2の半導体集積回路装置すなわち親チップを積層するよう配置し、子チップと親チップ間及び親チップと基板との電気的接続を接続用電極を用いて行う。

【0072】これにより、親チップである第2の半導体 集積回路装置とこれを搭載する基板との間のリードワイ ヤーが不要となり、基板の寸法を小さくすることができ るから、チップオンチップ方式による一体化構成の半導 体装置をチップ・サイズド・パッケージCSP可能とな り、より小さく実装することができる。

【0073】本発明の請求項2記載の半導体装置では、 請求項1記載の半導体装置が奏する機能に加えて、子チ ップと親チップとの電気的接続は接続用電極にて直接行 い、親チップと基板との接続は異方性導電膜を介して行 う。

【0074】これにより、接続用電極の形成が容易となり、また接続すべき間隔の異なる接続用電極間の接続も 簡単に行える。

【0075】本発明の請求項3記載の半導体装置に依れば、請求項1記載の半導体装置が奏する機能に加えて、すべての接続用電極間の電気的接続を異方性導電膜を介して行う。

【0076】これにより、さらに接続用電極の形成が容易となり、また接続すべき間隔の異なる接続用電極間の接続も簡単に行える。

【0077】本発明の請求項4の半導体装置の製造方法に依れば、基板上に第1の半導体集積回路装置すなわち子チップ及び接続用の異方性導電膜を配置し、これに第2の半導体集積回路装置すなわち親チップを対向させ、子チップと親チップとを接続用電極で接続し、親チップと基板とを異方性導電膜を介して接続する。

【0078】これにより、親チップである第2の半導体 集積回路装置とこれを搭載する基板との間の接続が、子 チップと親チップとを接続用電極で接続するだけで、他 の親チップと基板との接続は単に圧着するだけで行われ るから、リードワイヤーを不要とした、チップ・サイズ ド・パッケージCSPの一体化構成半導体装置を簡易な 工程で形成することができる。

【0079】本発明の請求項5の半導体装置の製造方法

に依れば、基板上に第1の半導体集積回路装置すなわち 子チップ及び接続用の第1,第2の異方性導電膜を配置 し、これに第2の半導体集積回路装置すなわち親チップ を対向させ、子チップと親チップ間及び親チップと基板 間とを異方性導電膜を介して接続する。

13

【0080】これにより、親チップ、子チップ、基板の相互接続が、単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージCSPの一体化構成半導体装置を簡易な工程で形成することができる。

【0081】本発明の請求項6の半導体装置の製造方法 に依れば、まず第1の半導体集積回路装置すなわち子チップと第2の半導体集積装置すなわち親チップとを一体 化し、子チップを挟み込むように親チップと基板とを異 方性導電膜を介して電気的に接続する。

【0082】これにより、子チップと親チップとを接続 用電極で接続した後に、親チップと基板との接続は単に 圧着するだけで行われるから、リードワイヤーを不要と\* \* した、チップ・サイズド・パッケージCSPの一体化構 成半導体装置を簡易な工程で形成することができる。

【図面の簡単な説明】

(8)

【図1】本発明の第1の実施の形態に係る半導体装置の 構造を示す図。

【図2】本発明の第2の実施の形態に係る半導体装置の 構造を示す図。

【図3】本発明の第3の実施の形態に係る半導体装置の 製造方法を示す図。

10 【図4】本発明の第5の実施の形態に係る半導体装置の 製造方法を示す図。

【図5】従来の一体化構成の半導体装置を示す図。 【符号の説明】

110 第1の半導体集積回路装置: 子チップ


120 第2の半導体集積回路装置:親チップ

130 基板


140, 150 異方性導電膜

112, 122、124, 132 バンプ

【図1】



【図2】



【図5】

